ST提供从512Kbit到16Mbit的完整序列式闪存，以及从1Kbit到1Mbit的完整序列式EEPROM产品线。这一系列产品的最主要功能包括有序列式总线接口，以及完全兼容于SPI EEPROM与闪存的特性。这些产品能够同时满足参数与程序代码的储存需求（见图1）。
‧ 序列式EEPROM（从1Kbit到1Mbit）适合参数储存
‧ 高密度序列式EEPROM能用来储存小型程序代码与参数
‧ 具有扇区清除与页面写入能力的M25Pxx序列式闪存适合程序代码储存
本文有助于我们了解序列式总线的优势，特别在SPI序列相较于平行的总线，描述了ST微电子的SPI总线系列产品之兼容性、成本与如何节省设计空间。最后还将介绍基于序列式EEPROM与序列式闪存的程序代码储存方案。
序列式vs. 平行式与SPI总线的优势
对EEPROM或闪存做序列式存取比并行存取方式具有更多优势，包括以下几项：
‧ 对序列式总线之接口信号的需求量减少：SPI与MICROWIRE®均为四线总线（数据输入、数据输出、时脉与芯片选择），然而I2C总线为二线总线（以单一线路执行数据输入／输出及时脉讯号管理）。相较之下，连接一个10位地址并行储存器需要21个讯号（见图2）。
‧ 封装的脚位数量（包含内存、微控制器或ASIC）以及印刷电路板上的线路数量都大幅减少。
‧ 因此，一个序列式闪存能够被放置在一个更小体积的封装内：一个序列式SPI闪存需要一个8脚位的封装，而一个并行储存器所需的封装至少是28个脚位。所以设计人员能够直接透过降低接脚数量决定封装的成本。
‧ 在减小组件封装体积后，还能同时节省成本。
‧ 最后，SPI EEPROM与SPI闪存的脚位与指令集会完全兼容，让采用ST组件制造的产品拥有更大的灵活性。
与其它的序列式总线比较，SPI总线在时脉频率达到25MHz的情况下，具有较高的数据传输率。这个SPI总线接口以最佳化的供应，能符合ASIC设计，并可用于大部份的微控制器。
全系列SPI产品的软硬件兼容性
从容量1Kbit到256Kbit的SPI EEPROM，以及容量512Kbit到16Mbit的闪存产品的脚位都是兼容的（见图3），它们均兼容于低成本、可节省面积的150mil宽之SO8N封装。这种封装同时可兼容于即将发布的MLP8封装。此外，由于这些产品均使用SPI协议指令集，因此它们的软件也都兼容。
因此，ST的M25Pxx SPI闪存系列产品中无论是高密度或低密度的组件，在设计上都能够很方便地互相更换，从而让这些产品具有可重复使用性和扩展性，并节省了在设计上的大量金钱投资。
用于程序代码储存的序列式EEPROM与序列式闪存
序列式非挥发性内存（NVM）是连接RAM以完成程序代码执行之理想的程序代码储存解决方案。（见图4）。这被称为程序代码影像架构。这 个可执行的程序代码是首个在NVM中被编程并被写入保护的程序。在通电后，它会从NVM被下载到RAM中，由主处理器执行。在整个应用程序执行过程中，这个程序代码的全部或部份均可进行更新。极短的编程时间与高达25Mbps的数据传输率，让SPI总线的NVM特别适用于使用RAM执行程序的应用。
基于序列式闪存可执行程序代码储存范例
此处介绍的M25P05序列式页面编程／扇区清除闪存具有512Kbit的容量。这个组件是被设计来在程序代码影像架构中，储存可执行程序代码的。这种可执行程序代码编程、执行与更新的架构是以M25P05为基础，其特性如下：
‧ 程序代码编程：透过SPI总线传输的数据会在25MHz的时脉频率下以同步方式传送。。使用页面编程指令，一个256字节的页面能在2ms内完成编程。
此功能的最大好处在于：所有的程序代码编程时间（256页，一页256字节）＝在25MH时的传输时间＋编程时间（256页，一页256字节），总共0.5秒即可完成；一旦编程动作开始，所有的程序代码都受到写入保护。
‧ 程序代码执行：在通电状态下，会从闪存将可执行的程码下载到RAM中。
此功能最大好处在于：由于极高的数据传输率，因此能大幅缩短下载时间。其数据传输率计算公式为：下载时间（在25MHz时脉频率下，读取与寻址指令＋512K位的执行时间）＝25MHz时脉频率下的下载时间（32位＋512K位的执行时间），总共为21ms。
‧ 程序代码更新：这个内存是由两个容量为256Kbit的扇区所组成。此内存能使用扇区清除指令清除部份内存（执行时间为2秒），或是使用数据组清除指令清除整个内存（执行时间为3秒），并将之重新编程。
基于序列式EEPROM可执行程序代码储存范例
M95256 SPI EEPROM可灵活地应用于储存小型程序代码。
以下的例子描述了一个256Kbit程序代码之编程、执行与更新的基本原理。
‧ 程序代码编程：透过SPI总线传输的数据会在10MHz的时脉频率下以同步方式传送。使用页面写入指令，一个64字节的页面能在5ms时间内完成编程。
此功能的最大好处在于：所有的程序代码编程时间（1024页，每页64字节）＝在10MHz时脉传输时间＋编程时间（1024页，每页64字节），总共5.2秒即可完成；一旦编程动作开始，所有程序代码都受到写入保护。
‧ 程序代码执行：在通电状态下，主CPU会从闪存将可执行的程码下载到RAM中。
此功能最大好处在于：由于极高的数据传输率，因此能大幅缩短下载时间。其数据传输率计算公式为：下载时间（在10MHz时脉频率下，寻址＋读取指令＋256K位的执行时间）＝10MHz时脉频率下的下载时间（32位＋256K位的执行时间），总共为26ms。
‧ 程序代码更新：这个内存能以每页64字节的页面为基础，进行页面清除及重编程。
低本且节省空间的典范，以及灵活的解决方案
采用业界标准的序列式总线非挥发性内存储存可执行的程序代码，将让必须使用RAM执行程序代码的系统设计更加简单。ST的标准序列式EEPROM与序列式闪存可提供小型的SO8瘦长型封装（稍后还将推出MLP8封装），能让设计人员节省更多板面空间。这一系列产品同时兼具向上及向下兼容性，能在极具竞争力的成本条件下实现简单但非常具有灵活性的硬件设计。
‧ 序列式EEPROM（从1Kbit到1Mbit）适合参数储存
‧ 高密度序列式EEPROM能用来储存小型程序代码与参数
‧ 具有扇区清除与页面写入能力的M25Pxx序列式闪存适合程序代码储存
本文有助于我们了解序列式总线的优势，特别在SPI序列相较于平行的总线，描述了ST微电子的SPI总线系列产品之兼容性、成本与如何节省设计空间。最后还将介绍基于序列式EEPROM与序列式闪存的程序代码储存方案。
序列式vs. 平行式与SPI总线的优势
对EEPROM或闪存做序列式存取比并行存取方式具有更多优势，包括以下几项：
‧ 对序列式总线之接口信号的需求量减少：SPI与MICROWIRE®均为四线总线（数据输入、数据输出、时脉与芯片选择），然而I2C总线为二线总线（以单一线路执行数据输入／输出及时脉讯号管理）。相较之下，连接一个10位地址并行储存器需要21个讯号（见图2）。
‧ 封装的脚位数量（包含内存、微控制器或ASIC）以及印刷电路板上的线路数量都大幅减少。
‧ 因此，一个序列式闪存能够被放置在一个更小体积的封装内：一个序列式SPI闪存需要一个8脚位的封装，而一个并行储存器所需的封装至少是28个脚位。所以设计人员能够直接透过降低接脚数量决定封装的成本。
‧ 在减小组件封装体积后，还能同时节省成本。
‧ 最后，SPI EEPROM与SPI闪存的脚位与指令集会完全兼容，让采用ST组件制造的产品拥有更大的灵活性。
与其它的序列式总线比较，SPI总线在时脉频率达到25MHz的情况下，具有较高的数据传输率。这个SPI总线接口以最佳化的供应，能符合ASIC设计，并可用于大部份的微控制器。
全系列SPI产品的软硬件兼容性
从容量1Kbit到256Kbit的SPI EEPROM，以及容量512Kbit到16Mbit的闪存产品的脚位都是兼容的（见图3），它们均兼容于低成本、可节省面积的150mil宽之SO8N封装。这种封装同时可兼容于即将发布的MLP8封装。此外，由于这些产品均使用SPI协议指令集，因此它们的软件也都兼容。
因此，ST的M25Pxx SPI闪存系列产品中无论是高密度或低密度的组件，在设计上都能够很方便地互相更换，从而让这些产品具有可重复使用性和扩展性，并节省了在设计上的大量金钱投资。
用于程序代码储存的序列式EEPROM与序列式闪存
序列式非挥发性内存（NVM）是连接RAM以完成程序代码执行之理想的程序代码储存解决方案。（见图4）。这被称为程序代码影像架构。这 个可执行的程序代码是首个在NVM中被编程并被写入保护的程序。在通电后，它会从NVM被下载到RAM中，由主处理器执行。在整个应用程序执行过程中，这个程序代码的全部或部份均可进行更新。极短的编程时间与高达25Mbps的数据传输率，让SPI总线的NVM特别适用于使用RAM执行程序的应用。
基于序列式闪存可执行程序代码储存范例
此处介绍的M25P05序列式页面编程／扇区清除闪存具有512Kbit的容量。这个组件是被设计来在程序代码影像架构中，储存可执行程序代码的。这种可执行程序代码编程、执行与更新的架构是以M25P05为基础，其特性如下：
‧ 程序代码编程：透过SPI总线传输的数据会在25MHz的时脉频率下以同步方式传送。。使用页面编程指令，一个256字节的页面能在2ms内完成编程。
此功能的最大好处在于：所有的程序代码编程时间（256页，一页256字节）＝在25MH时的传输时间＋编程时间（256页，一页256字节），总共0.5秒即可完成；一旦编程动作开始，所有的程序代码都受到写入保护。
‧ 程序代码执行：在通电状态下，会从闪存将可执行的程码下载到RAM中。
此功能最大好处在于：由于极高的数据传输率，因此能大幅缩短下载时间。其数据传输率计算公式为：下载时间（在25MHz时脉频率下，读取与寻址指令＋512K位的执行时间）＝25MHz时脉频率下的下载时间（32位＋512K位的执行时间），总共为21ms。
‧ 程序代码更新：这个内存是由两个容量为256Kbit的扇区所组成。此内存能使用扇区清除指令清除部份内存（执行时间为2秒），或是使用数据组清除指令清除整个内存（执行时间为3秒），并将之重新编程。
基于序列式EEPROM可执行程序代码储存范例
M95256 SPI EEPROM可灵活地应用于储存小型程序代码。
以下的例子描述了一个256Kbit程序代码之编程、执行与更新的基本原理。
‧ 程序代码编程：透过SPI总线传输的数据会在10MHz的时脉频率下以同步方式传送。使用页面写入指令，一个64字节的页面能在5ms时间内完成编程。
此功能的最大好处在于：所有的程序代码编程时间（1024页，每页64字节）＝在10MHz时脉传输时间＋编程时间（1024页，每页64字节），总共5.2秒即可完成；一旦编程动作开始，所有程序代码都受到写入保护。
‧ 程序代码执行：在通电状态下，主CPU会从闪存将可执行的程码下载到RAM中。
此功能最大好处在于：由于极高的数据传输率，因此能大幅缩短下载时间。其数据传输率计算公式为：下载时间（在10MHz时脉频率下，寻址＋读取指令＋256K位的执行时间）＝10MHz时脉频率下的下载时间（32位＋256K位的执行时间），总共为26ms。
‧ 程序代码更新：这个内存能以每页64字节的页面为基础，进行页面清除及重编程。
低本且节省空间的典范，以及灵活的解决方案
采用业界标准的序列式总线非挥发性内存储存可执行的程序代码，将让必须使用RAM执行程序代码的系统设计更加简单。ST的标准序列式EEPROM与序列式闪存可提供小型的SO8瘦长型封装（稍后还将推出MLP8封装），能让设计人员节省更多板面空间。这一系列产品同时兼具向上及向下兼容性，能在极具竞争力的成本条件下实现简单但非常具有灵活性的硬件设计。
