Achronix:eFPGA改变FPGA市场

本文作者:徐俊毅       点击: 2016-10-19 09:05
前言:
 
Achronix Semiconductor董事长兼首席执行官Robert Blake
在2010年,Intel与Achronix共同宣布达成22nm FPGA工艺代工协议,让这家之前鲜有人知的企业,一下吸引了业界的目光,其最高频率1.5GHz、阵列密度为10万到70万LUT 的Speedster22i FPGA已于2013年开始量产出货
 
现在,距离2010年已经过去了4个摩尔定律周期,FPGA产业格局已经发生了很大改变,Intel通过高价收购Altera表达了处理器制造商对FPGA产品的渴求(其实Intel在2009年就已经对Altera表现出了兴趣),明确了FPGA在未来计算架构中的重要地位。Achronix则更进步地的认为,现有的传统FPGA不足以覆盖未来的市场需求,特别是未来对计算性能的巨大需求。
在半导体芯片设计制造中,SoC(System on Chip)这一趋势从未改变,透过SoC技术,芯片设计人员正在尽可能多地将将许多硬件单元整合在一起。PLL、嵌入式内存单元、电源管理、内存控制器、混合信号控制、DSP、图形核心等等,今天的SoC芯片内部正在变得日益复杂,那么为什么不将FPGA也整合到芯片中去呢?


 
Achronix公司给出了肯定的答案:embedded FPGA技术(简称eFPGA)。这让这家公司的商业模式变得更加清晰,他们将像ARM那样提供IP授权,让客户将他们的eFPGA放到自己的SoC当中,而不是像传统FPGA供应商那样直接提供FPGA芯片及系统,毕竟相比那些久经考验的FPGA供应商,他们还弱小很多。
 

Achronix eFPGA技术
近日,Achronix 宣布:推出可集成至客户系统级芯片(SoC)中的Speedcore™ 嵌入式FPGA(embedded FPGA ,eFPGA)知识产权(IP)产品,并即刻开始向客户供货。Speedcore是专为计算和网络加速应用而设计,它和Achronix的Speedster22i FPGA基于相同的高性能架构,而后者已于2013年开始量产出货。
 
Speedcore嵌入式FPGA将吞吐量性能提高了10倍,功耗降低了50%,成本降低了90%
 

Achronix eFPGA与现有主流产品的性能比较
 
利用Speedcore IP产品,客户可以针对其应用来定制最佳的芯片面积、功耗和资源配置。客户可以定义查找表(LUT)、嵌入式存储器以及DSP的数量。此外,客户可以定义Speedcore的宽高比、输入输出(IO)端口的连接,还可以在功耗和性能之间进行权衡。Achronix提供了Speedcore IP产品的GDS II文件,客户可直接将其集成至自己的SoC中;Achronix还提供了其ACE设计工具的一个定制化的全功能版本,客户可用来对Speedcore eFPGA的功能进行设计、验证和编程。
 “多年以来,不同的公司都一直在谈论eFPGA产品,但Achronix的Speedcore是首款向客户出货的eFPGA IP产品,它是游戏规则的改变者,”Achronix Semiconductor董事长兼首席执行官Robert Blake表示。“Achronix曾是第一家提供带有嵌入式系统级别IP的高密度FPGA的供应商。我们正在使用相同的、经过验证的技术向客户提供我们的eFPGA产品,这些客户都希望将ASIC设计的各种高效能和eFPGA可编程硬件加速器的灵活性结合在同一款芯片中。”
 
Speedcore现在已经可以提供基于台积电(TSMC)的16纳米FinFET Plus(16FF+)工艺的Speedcore IP产品,并且正在开发基于台积电的7纳米工艺的IP。客户可以透过Achronix的ACE设计工具立即编译其设计,以在性能、资源使用和编译时间等方面评估Speedcore IP。此外,Achronix拥有关于Speedcore功能和ASIC集成流程方面的完整文档。希望了解Speedcore芯片面积和功耗等信息的客户可以联系Achronix,以获取其特定Speedcore尺寸及工艺的详细资料。
 
Robert Blake特别指出:除了性能、功耗、及成本上的优势,Achronix现已全面提供Speedcore IP产品,并且已经有客户制造出实际产品,而竞争对手的SoC FPGA最起码要等上3年才能见到。
无论对Achronix还是FPGA行业来说,eFPGA这个新鲜事物都是非比寻常的一步,这将为FPGA公司带来新的市场机会,现有的50亿美的市场规模很可能会翻倍,那么届时鲜有FPGA市场的格局很可能会发生巨变。
 
 
附录:
Speedcore优势包括:
• 更低的功耗:
o Speedcore以内部连线方式直接连接至SoC,从而省去了在外置独立FPGA中可见的大型可编程输入输出缓冲(IO buffer)。可编程输入输出电路的功耗占据了独立FPGA总功耗的一半。
o Speedcore的芯片面积可以根据客户最终应用的需求而定制。
o 为了更低的功耗,客户可以调整工艺技术来实现性能的平衡。
• 更高的接口性能:
o 相比独立的FPGA芯片接口,Speedcore IP 的接口延迟更低、性能更高。Speedcore通过一个超宽的并行接口连接至ASIC,而独立的FPGA通常通过一个高延迟的串行器/解串器(SerDes)架构进行连接。
• 更低的系统成本:
o 因为省去了可编程输入输出缓冲(IO buffer)架构,Speedcore的芯片面积比独立的FPGA小得多。
o 由于FPGA拥有较高的引脚数,为了支持这些引脚的扇出,PCB需要较多的层数,采用Speedcore IP可以避免这个问题。另外,Speedcore省去了对独立FPGA周边所有支持性元器件的需求,这些元器件包括电源调节器、时钟发生器、电平位移器、无源元件和FPGA冷却器件。
• 更高的系统可靠性和良品率:
o 将FPGA的功能集成至一片ASIC中,可消除在印制电路板上放置一颗独立的FPGA所造成的可靠性和良率损失。